设计PCB时抗静电放电(ESD)的方法-SMT服务网
设为首页 加入收藏
用户名： 密码： 个人会员 企业会员
忘记密码 免费发布信息 广告服务
供求 企业 配件 文章 新闻 资料 原厂 视频
信息搜索：
网站首页 企业信息 行业新闻 供求信息 人才市场 原厂配件 配件超市 资料中心 技术文章 视频信息 DEK论坛  
  您的位置: SMT服务网 >> 技术文章 >> ESD防静电 >> 设计PCB时抗静电放电(ESD)的方法
文章分类  
·行业标准(303)
·基础知识(429)
·PCB技术(642)
·印刷技术(98)
·焊接技术(360)
·检测技术(95)
·品质技术(221)
·锡膏红胶(171)
·车间管理(55)
·ESD防静电(55)
·PTH与波峰焊(59)
·封装及底部填充(168)
ESD防静电 >> 设计PCB时抗静电放电(ESD)的方法

设计PCB时抗静电放电(ESD)的方法
文章来源：网络采集     发布时间:2006/3/19 10:25:18     发布时间:2006/3/19 10:25:18  【关闭】
来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备
上一篇： PCB TECH
下一篇： 防静电地板有哪些？
网站友情链接
电动推杆    电源适配器   企讯网   DEK配件   SMT配件
服务热线: 0769-89028015、0769-89028016 FAX: 0769-89028017
Copyright © 2005 - 2007 SMT服务网 All Rights Reserved
E-mail:smtcn@smtcn.com.cn 粤ICP备06045836号