| 在半导体行业中，LSI厂商正在陆续退出尖端CMOS的自主开发及制造。在这种情况下，宣布“已经有眉目自行开发至11nm”的英特尔可谓“异类”。该公司的微细化正在以2年为一周期稳步推进，32nm工艺已于近期投入量产。继其之后的22nm工艺的开发也在2009年9月的“Intel Developer Forum 2009”上进行了发布。
不过，即便是对于英特尔，22nm以后的技术困难也同样巨大。在提高微处理器性能的同时遏制功耗增大成了最高任务。而最有效的方式，是使降低到1V附近的LSI芯片驱动电压进一步大幅降低。
当把持续降低驱动电压作为前提时，LSI芯片上安装的晶体管将实现怎样的发展？在《日经微器件》2009年10月9日主办的研讨会“半导体技术革新，展望下一个10年”上，英特尔谈到了自身的期望。演讲者为英特尔Fellow、逻辑技术部门的Tahir Ghani。Ghani是该公司22nm工艺晶体管开发的主管，技术骨干。在英特尔以90nm工艺实现量产化的单轴应变硅技术、以45nm工艺实现量产化的高电导率（high-k）栅极绝缘膜/金属栅极技术的开发中起到了主导作用。
新晶体管技术的三个选项
Ghani表示，未来的晶体管技术选项大致有三：（1）高迁移率通道；（2）Fin FET等多栅极结构；（3）基于隧道效应的晶体管。如果粗略分类，（1）是改变材料、（2）是改变结构、（3）是改变工作原理。无论是哪项技术，“需要解决的问题都多如牛毛”（Ghani）。
对于笔者最为感兴趣的英特尔最看好的技术是哪一项？这个问题，Ghani在演讲中没有涉及。不过，在该研讨会的最终会议——“公开提问会”上，Ghani给出了如下预测：“我们将考虑在高迁移率通道和多栅极结构之后的世代采用基于隧道效应的晶体管”。由此可见，英特尔的态度是首先改变现有MOS FET的材料和结构，当其达到极限后再改变工作原理。
那么，英特尔计划在高迁移率通道和多栅极结构中首先选择哪一个？是维持平面结构改变材料，还是不改变材料采用非平面结构？Ghani也没有就这一点明确表态。但他在演讲中表示：“按照设想，高迁移率通道是在15～10nm工艺中采用的技术。此时，元件可能会是非平面结构”。
由以上发言可以推测出的英特尔技术方案有以下两个：（a）在2013年的16nm工艺中采用多栅极结构，在2015年的11nm工艺中再组合高迁移率通道。（b）在2013年的16nm工艺之前维系现有技术，在2015年的11nm工艺中同时采用多栅极结构和高迁移率通道。
一般来说，同时采用多项新技术很容易降低芯片的成品率和可靠性。因此，方案（a）的风险较低。2011年量产化的22nm工艺很可能会使用32nm的延伸技术。
“令人兴奋”的课题多不胜数
下面来看Ghani在演讲中列举的三个新晶体管技术的优势及其指出的开发课题。
（1）高迁移率通道是为MOS FET通道采用载子迁移率比硅更高的材料的技术。即使在驱动电压低的情况下也能够得到高驱动电流。通道材料的候选包括InAs、InSb等III-V族半导体，以及Ge。III-V族半导体的n型通道（电子）迁移率极高，Ge的p型通道（正孔）的迁移率较高。
对于III-V族半导体通道，Ghani指出的开发课题有五项：与非平面结构的融合；p型通道的实现；III-V族半导体在大直径硅晶圆上的外延生长；能够实现自对准型制造工艺的元件结构；high-k栅极绝缘膜的采用。Ge通道则面临着提高high-k栅极绝缘膜界面质量、抑制短通道效应、遏制寄生电阻增大的课题。
（2）Fin FET的多栅极结构是使通道立体化，形成栅极电极将其覆盖的技术。由于栅极电极的通道控制性好，且通道杂质浓度低，因此其驱动电压的降低比平面结构更加容易。
对于这项技术，Ghani列举了四项课题：与应变硅技术的融合；遏制寄生电阻增大；支持立体结构的制造技术；与元件设计参数增加相适应的设计技术。其中，在与应变硅技术的融合方面，Ghani指出，此前报告的Fin FET的驱动电流距离现行的平面结构差距较大，并且对其重要性进行了强调。
（3）基于隧道效应的晶体管利用栅极电压控制的是载子穿越的势垒，而不是导带与价带的带间隧道效应。由于S-factor（表示漏极电流相对于栅极电压激增程度的数值）可以小于现行MOS FET的理论极限——60mV/dec，因此，降低阈值电压不会增加亚阈值漏电流。
对于此项技术，Ghani指出了量产化面临的巨大困难：“在材料和元件结构等各个水平都需要从基础开始进行研究”。举例来说，提高带间隧道效率、实现高驱动电流的新材料就是需要采用的对象之一。
如上所述，面向22nm以后的三项新晶体管技术的完成度都与现行的MOS FET差距颇大。但Ghani仍然用“令人兴奋”一词形容这些开发课题。因为困难越大，越能够展现元件技术人员的能力。令人感受到了LSI技术人员在明确努力目标后的幸福感。 |
